上海交大研究生院主页平台管理系统何卫锋--中文主页-- An energy-efficient logic cell library design methodology with fine granularity of driving strength for near- And sub-threshold digital circuits

何卫锋

教授

所在单位：电子信息与电气工程学院

职称：教授

电子邮箱：hewf@sjtu.edu.cn

教师主页二维码

手机版

常用链接

论文成果

中文主页 - 科学研究 - 论文成果

An energy-efficient logic cell library design methodology with fine granularity of driving strength for near- And sub-threshold digital circuits

发布时间：2022-05-21

发表刊物：Proceedings - IEEE International Symposium on Circuits and Systems

ISSN号：02714310

是否译文：否

发表时间：2021-05-01

论文类型：会议论文

上一条：TICA: A 0.3V, Variation-Resilient 64-Stage Deeply-Pipelined Bitcoin Mining Core with Timing Slack Inference and Clock Frequency Adaption

下一条：Investigation of dynamic leakage-suppression logic techniques crossing different technology nodes from 180 nm bulk CMOS to 7 nm FinFET plus process

沪ICP备05052060 版权所有©上海交通大学

访问人数： | 开通时间：--

最近更新时间：--