上海交大研究生院主页平台管理系统金晶--中文主页-- A Power-Efficient SAR ADC with Optimized Timing-Redistribution Asynchronous SAR Logic in 40-nm CMOS

金晶

副研究员

所在单位：电子信息与电气工程学院

职称：副研究员

电子邮箱：jinjing@sjtu.edu.cn

教师主页二维码

手机版

常用链接

论文成果

中文主页 - 科学研究 - 论文成果

A Power-Efficient SAR ADC with Optimized Timing-Redistribution Asynchronous SAR Logic in 40-nm CMOS

发布时间：2022-01-11

发表刊物：Circuits Systems and Signal Processing

ISSN号：0278-081X

是否译文：否

发表时间：2021-01-01

论文类型：期刊论文

上一条：A 2.4 GHz receiver with a current-reused inductor-less noise-canceling balun LNA in 40 nm CMOS

下一条：A 12GHz Transformer Feedback Class-F2,3 Voltage-Controlled Oscillator Using Noise Circulating with FoM of 190.5dBc/Hz

沪ICP备05052060 版权所有©上海交通大学

访问人数： | 开通时间：--

最近更新时间：--