上海交大研究生院主页平台管理系统金晶--中文主页-- A 0.0558-mm2 0.05-0.9GHz Low-Power Multi-phase Non-overlap Clock Generator in 40 nm CMOS

金晶

研究员

所在单位：电子信息与电气工程学院

职称：研究员

电子邮箱：jinjing@sjtu.edu.cn

教师主页二维码

手机版

常用链接

论文成果

中文主页 - 科学研究 - 论文成果

A 0.0558-mm2 0.05-0.9GHz Low-Power Multi-phase Non-overlap Clock Generator in 40 nm CMOS

发布时间：2022-01-11

发表刊物：2019 IEEE 13th International Conference on ASIC (ASICON)

是否译文：否

发表时间：2019-11-01

论文类型：会议论文

上一条：A PVT Compensated Ring VCO with FVC-Assisted Digital Background Calibration

下一条：A 16/32Gb/s NRZ/PAM4 Receiver with Dual-Loop CDR and Threshold Voltage Calibration

沪ICP备05052060 版权所有©上海交通大学

访问人数： | 开通时间：--

最近更新时间：--