上海交大研究生院主页平台管理系统刘佩林--中文主页-- A 974GOPS/W Multi-level Parallel Architecture for Binary Weight Network Acceleration

刘佩林

教授

所在单位：电子信息与电气工程学院

学科：

职称：教授

电子邮箱：liupeilin@sjtu.edu.cn

教师主页二维码

手机版

常用链接

论文成果

中文主页 - 科学研究 - 论文成果

A 974GOPS/W Multi-level Parallel Architecture for Binary Weight Network Acceleration

发布时间：2020-05-08

发表刊物：2018 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS)

是否译文：否

发表时间：2018-01-01

论文类型：会议论文

上一条：Speech Magnitude Spectrum Reconstruction from MFCCs Using Deep Neural Network

下一条：MEMS-based IMU assisted real time difference using raw measurements for smartphone

沪ICP备05052060 版权所有©上海交通大学

访问人数： | 开通时间：--

最近更新时间：--